快捷搜索:  as  as and 1=2  as and 1=1

AMD锐龙3000封装揭秘

AMD近日在美国洛杉矶举办年度技巧大年夜会,正式宣布了包括16核心锐龙9 3950X在内的第三代锐龙3000系列处置惩罚器、RX 5700系列显卡,并首次深度揭秘了Zen 2 CPU架构、RDNA GPU架构。

锐龙三代不只机能提升伟大年夜,而且依然延续AM4封装接口,与现有的一二代锐龙、300/400系列主板完全兼容,而且按照AMD的说法,AM4接口将延续到至少2020年。

然则,你知道多年多平台坚持一个接口不变有多么的艰苦吗?

AMD AM4接口始于2016年的第七代APU,当时照样28nm制造工艺,掘客机CPU架构,最多4核心4线程,之后的三代锐龙CPU、APU处置惩罚器都延续这一平台不变,规格也一起来到了7nm工艺、Zen 2架构、16核心32线程,三年之间经历了四种工艺、四种架构、四倍核心数量增添。

同时,内存频率从DDR4-2400前进到DDR4-3200,并从12条PCIe 3.0来到24条PCIe 4.0。

三代锐龙最大年夜的变更,便是采纳了chiplet多芯片封装,这是当前形势下异常理智的选择。

近些年来,摩尔定律已经徐徐迟缓,半导体工艺和芯片封装技巧的寻衅越来越大年夜,传统的单芯片设计正面临无法降服的资源难题,假如继承坚持单一芯片整合所有的模拟、逻辑、存储电路,会越来越得不偿掉。

chiplet多芯片封装之下,不合的IP模块可以选择最得当、最经济的工艺,比如锐龙三代的CPU部分是7nm,重点前进机能,IO输入输出部分则是12nm,节约资源也包管所有核心、缓存之间的延迟维持同等。

多芯片的最大年夜难题便是互连效率,AMD为此早就设计了Infinity Fabric总线,现已进级到第二代,在机能、功耗、扩展性各方面都有大年夜幅进级,是确保锐龙、霄龙模块化设计的基本。

这是锐龙三代的内部布局简图,包括一个或两个CPU Die(CCD),每个最多8核心16线程、32MB三级缓存,还有一个I/O Die(cIOD),Infinity Fabric总线节制器、内存节制器、安然模块、PCIe/USB节制器、时钟发生器和其他各类IO都在这里。

每一个CPU Die都经由过程新设计的GMI2高速总线(昔时HT总线的全新进级版)与I/O Die互联,而且两个CPU Die之间没有互通,这样虽然看起来有点绕路,但能确保所有核心、缓存延迟的同等性。

而不管内部芯片结构和布局怎么变,对外都得继承兼容AM4,这就对封装提出了极高的寻衅。

根据AMD给出的数据,12nm工艺下焊锡突点间距(bump pitch)为150微米,7nm下则缩小到130微米,对付锐龙这样的高机能处置惩罚器来说是异常有寻衅性的,无论基板照样焊接都必要改革,而这个天下上能做好microPGA封装的厂商,只有两家。

三代锐龙应用了新的封装设计,12nm I/O Die部分继承应用焊锡突点,7nm CPU Die部分则进级为铜柱(copper pillar),更紧凑,导电性更好,而且封装后芯片高度可维持同等。

PCIe 4.0的加入也相称棘手,其对PHY物理层、旌旗灯号、材料等的要求都高了一个档次,AMD为此在封装层采纳了低损耗材料,维持旌旗灯号完备性,并进行了广泛的测试,终极冒险取得了成功。

这是锐龙三代处置惩罚器内部基板上的走线图,可以显着地看出两个CPU Die都至于I/O Die连接,同时后者作为输入输出中枢,再与外接各类连通,而整体依然是AM4兼容的。

AMD表示,三代锐龙设计了新的12层基板来满意更多、更繁杂的走线,而且通用性很好,可以轻松替换IP模块或者针脚,而且无论一个CPU Die照样两个都是通用的。

因为传统的贴片机和测试仪器都没有针对多芯片封装进行设计,AMD也不得不从新设置设置设备摆设摆设了组装临盆线,满意三代锐龙的临盆需求。

这下知道多芯片封装和同接口兼容,是多么的难了吧。

您可能还会对下面的文章感兴趣: